7587 PALTEK 2020-02-05 15:00:00
業績予想の修正に関するお知らせ [pdf]

                                                                              2020年2月5日
各 位
         上場会社名       株式会社 PALTEK
         代表者         代表取締役社長 矢吹 尚秀
         (コード番号      7587)
         問合せ先責任者     取締役オペレーショナルサービスディビジョン本部長 井上 博樹
         (TEL        045-477-2000)


                    業績予想の修正に関するお知らせ
  最近の業績動向を踏まえ、2019年11月6日に公表した業績予想を下記の通り修正いたしましたのでお知ら
  せいたします。

                                     記

● 業績予想の修正について


2019年12月期通期連結業績予想数値の修正(2019年1月1日~2019年12月31日)

                                                               親会社株主に帰属す 1株当たり当期
                     売上高           営業利益          経常利益
                                                                 る当期純利益    純利益
                          百万円         百万円           百万円               百万円           円銭
前回発表予想(A)                29,500           250           150             75          6.85
今回修正予想(B)                30,401           414           284            123         11.30
増減額(B-A)                    901           164           134             48
増減率(%)                       3.1          65.8          89.9           65.1
(ご参考)前期実績                30,569           558           299            185         16.97
(2018年12月期)




修正の理由
   通期業績予想につきましては、売上高は主に医療機器向けにFPGA(※1)やメモリ製品の販売が増加したことなどによ
  り、業績予想を若干上回って推移しました。
   営業利益につきましては、第4四半期においてドル円相場が円安基調で進行したことにより、仕入値引ドル建債権の評価
  額の増加を含む為替レート変動によるプラス影響が第4四半期連結会計期間(10月~12月)において68百万円発生し売上
  総利益の押し上げ要因となり、合わせて売上高が増加したため、想定を上回って推移いたしました。

   この仕入値引ドル建債権は、一部の主要仕入先との取引方法において発生します。量産案件において特価を提示する
  場合、実際の仕入値の減額ではなく、当社がお客様に製品を出荷したことを仕入先に報告することによって、仕入先から仕
  入値の減額相当分の値引債権が発行されます。この値引債権がドル建であるため、為替相場の変動によりドル建債権の
  評価額が増減します。評価額の増減については、半導体製品の値決め時の為替レートと納入時の為替レートの差により発
  生するため、ドル円相場が円安に進行する際には評価額がプラスになり、特に為替変動が急速である場合には評価額の
  増減幅が大きくなります。
   経常利益につきましては、営業外費用として第4四半期連結会計期間(10月~12月)において為替差損65百万円などが
  発生したものの、営業利益が増加したため想定を上回って推移しました。親会社株主に帰属する当期純利益につきまして
  は、特別損失として第4四半期連結会計期間(10月~12月)において投資有価証券評価損45百万円および和解金13百万
  円が発生したものの、経常利益の増加に伴い想定を上回って推移しました。


  (※1) FPGA(Field Programmable Gate Array):
  PLD(Programmable Logic Device)の一種であり、設計者が手元で変更を行いながら論理回路をプログラミングできるLSI
  のこと。
  (※2) 上記に記載した予想数値は、現時点で入手可能な情報に基づき判断した見通しであり、多分に不確定な要素を含ん
  でおります。実際の業績等は、業況の変化等により上記予想数値と異なる場合があります。


                                                                                   以 上